本人双非通信硕，想学习FPGA，不知道哪里找合适的项目，友友们能解答一下不

能不能打开电脑的虚拟化然后让他检测不到pcie插设备了 并且设备要正常运行

安路的板子，想实现ov5640传输数据通过udp以太网传输到pc端上位机，结果传上来解析出来是一堆乱码，不过确实确定是ov5640传上来的数据，因为用不同颜色物体遮挡的时候画面颜色也不一样，而且画面看起来是几段重复的条纹移动

请问有佬用过gowin的xcorr ip吗 该如何理解output delay的含义，如果是延时，为什么对于同样的输入信号，输出了不同的且单调递增的delay，

有高人能帮帮我为什么代码没问题，debugger有问题

想要入门FPGA推荐买哪个开发版呀

基于fpga识别三角波，方波和正弦波这三种波形，用lcd1602显示，用ADC0809进行模数转换，有哪位大神会吗#(null) 急需~谢谢啦~有赏 就是用ADC0809对三种波形进行模数转换，将数据送去fpga判断，最后在1602上用拼音显示波形的名称

我想问一下，开发板买了还有什么要买吗？开发板是电脑使用吗？开发板可以用笔记本使用学习吗？有大佬知道的希望大佬回答一下，谢谢各位大佬。 ps：我买的是下图

上面图片讲的是采集相机数据最终显示到显示器的过程。反过来将某个图像或者视频数据通过FPGA及视频输出模块输出到MDR26的过程有大佬知道吗？视频输出模块所用到的芯片已经基本确定。

有没有大神知道用FPGA采集cameralink的图像的程序怎么写，感激不尽

刚开始学FPGA，导师给布置的任务，他说要实现一个非常低速的传输，搞懂ibert的原理，现在一点思路都没有，哪位佬教教怎么搞

万能的吧友们，求！

说到培训，不得不提的就是费用等等一系列相关的事宜。大致上关注的就是培训需要多少钱，培训需要几天，在哪里培训，食宿怎么安排，适合哪些人员来学习，主讲老师怎么样，具体的培训重点有哪些方面等等。下面中际赛威刘老师以本公司的培训课程用通俗的语言举例说明。

说到培训，不得不提的就是费用等等一系列相关的事宜。大致上关注的就是培训需要多少钱，培训需要几天，在哪里培训，食宿怎么安排，适合哪些人员来学习，主讲老师怎么样，具体的培训重点有哪些方面等等。下面中际赛威刘老师以本公司的培训课程用通俗的语言举例说明。 首先说培训重点有哪些。离散傅里叶变换（Discrete Fourier Transform，DFT），主要是为大家打基础，在研发设计中只有基础稳固，才能积极深入。基带信号的产生与检测，以正交频

吧里有没有会易灵思TinyML开发的大佬呀！

鼠鼠 保研留本校进了一个偏硬件的组，组里面做的多的就是FPGA、DSP以及嵌入式和硬件电路那些东西，经过组里面师兄指点本人有以后想弄FPGA的想法，本科毕设做的单片机，也会一些C语言。但是听说FPGA岗位少而且门槛高，我想问一下我本硕211的学历够入门吗?以及如果学FPGA的话以后是做FPGA+硬件电路好一些还是说FPGA+嵌入式或者算法之类的好一些呢

为什么用Verilog写了好几个降噪算法实际运用看不出效果啊？均值滤波、中值滤波、高斯滤波、双边滤波一上开发板根本看出效果，用ai写的测试文件仿真出来效果也很差如果要验证降噪算法的效果应该怎么验证哇？

lz现在在做一个测试riscv的项目，简而言之在xilinx FPGA上实例化一个riscv，并且运行一些benchmark来得到一个表示性能的参数 它有很多种启动方式，比如用riscv内置bootloader启动然后用UART上传C程序并且运行，输出，或者把C程序编译为一个vhd文件整合进vivado项目里，更新bd然后上传到FPGA上直接开机运行 上面这两种启动方式都没问题了，似乎还有一种通过DDR的数据启动的方法，大概是ps从DDR读取数据，然后发给pl里的riscv允许，但是现在怎么控制ps去读取数据发

我最近在测试k7的gtx。使用了ibert的ip，配置如下图。按照了Alinx的GTX的光纤通信历程。 结果连接的时候显示了 图4的状况 一直排查不出问题 想问问大家

本人用的是zynq ax7020板子，但在做去年电赛信号题时不知道怎么用dds产生两路输出正弦波，还有可编程形式下如何改变频率

大家好，我是一个初学者，想弄一个用FPGA对输入方波进行倍频处理，自己目前找资料发现pll可以实现倍频，但是我不知道pll是不是只能对系统时钟进行倍频啊？和我输入的方波信号不是一回事？求解答。 然后就是，我晚上试了一下下载验证，我用的是达芬奇a7系列板子，输入方面，我看原理图上时钟信号引脚要接R4，但是排针找不到R4。输出的话应该是随便接一个IO口就行吧。由于我输入端口不接R4，vivado软件生成bit流文件时就会报错，于是乎我硬着头

大佬求救，我用adc采集的八位数据直接给实部输入，start信号输入按他给的实例一样，但是输出一直为0是为什么啊？

我用vivado做的示波器，跑完比特流之后就成这样了，谁能帮帮我

需求大量FPGA精英写手，兼职，主业均可，有意者速联。。

吧里有做fpga加速同态加密的大佬吗，请问FPGA选核心版还是开发板？

hp用13和14都会弹出这个怎么解决，有没老哥知道哪个版本能用

最近新买了一块fpga开发板，想用这块开发板输出10MHz的pwm信号，但是看正点原子的手册又不知道哪些io口具备这些功能，特来咨询一下吧友有没有解决办法，不胜感激

大佬们，请教问题，请问用signaltap抓到的状态机怎么都是低电平，代码上就设置了图片上这个几个状态，但采集出来的都是低电平，不是代码上任何一个状态。用100M采的33M下的信号。是代码运行的33M时钟有问题吗，或者干扰？这是运行了一段时间发生的，不过这些状态机信号时序报告上余量20多ns，应该正常不会出现问题。

值此金秋十月，家国同庆之时，向FPGA贴吧每一位“追线”人致以最诚挚的祝福 ！ 感谢大家在贴吧分享的每一份代码思路、时序优化技巧，让这片技术交流天地充满干货与温度；也致敬每一次深夜调试后的经验总结、项目攻坚时的互助答疑 。愿大家在国庆假期既能卸下芯片时序的“紧绷感”，享受阖家团圆的惬意，也能在休整后，带着更充沛的精力，在逻辑电路的世界里继续“烧录”热爱，“编译”精彩 ！

ip核会变灰加上一个斜杠

求助大神，这一步卡了好久一点动静没有 环境：Win11 版本：Vivado 2025.1 安装选项：Vitis 选择套件Artix-7, Zynq-7000 安装过程中无报错，未弹出其他弹窗 搜到的帖子基本都是linux下出问题，我在win下不懂要怎么办？

本人使用spieed的fpga，发现我们的fpga能够正常烧录到SRAM上，但是每次烧录到flash上的时候信息显示正常，但是烧录完成后却没有正常跑我们的程序，断电重启后也不行。我们的烧录方法是按照sipeed那个文档中做的，请问各位大佬这是什么原因造成的。是我们操作有问题吗 ？

这个为什么显示nobank

各位大佬，我们使用高云IDE在进行物理约束时出现图中所示的报错，显示端口数量过多，但是我们在顶层对一些端口进行注释后仍旧报错，并且显示端口数量不变（仍旧是355个）。并且整个项目都是从github上面弄下来的，而原作者也说他是正常运行的。。请问这大概是什么原因造成的呢？

求助，如图，仿真点击run all后transcript窗口中没有输出显示。 代码在舍友电脑上能成功运行并有输出，两边软件安装步骤一致。

有没有大佬知道为什么生成ip核文件会缺失，然后综合失败啊。重建的windows账户，users里无中文路径。工程路径无中文和其他字符。vivado重下载了3次。这是2018.3版本，license已导入，可以在help查到。之前拿vivado的下载软件看发现发现ip核文件也已经下载了。搞了三天了，还是少文件，网上有相关问题但是无有效办法。已经黔驴技穷了。

在quartus上搞了个fft ip核，一直没有输出，输入信号是一个方波，直接连到ip核输入实部的引脚上，其他的信号波形也是对的，但就是没有输出，有没有大佬救救孩子啊

打不开，按照教学来的，环境变量也配置了

使用modelsim2020.4，桌面启动，与其他开发软件联合仿真都没问题，但是使用.tcl启动就找不到license，打开紫光同创提供的fft核仿真文件说找不到license，系统环境变量已经添加，还是这样，求大佬解答

重新编译也不产生这个文件

下载2022.2版本的时候一直在同一个地方报错，重试了好多遍也一样，也不敢随便按no结束。请问这该怎么解决

有没有大佬知道这个是什么原因，调了一晚上了，想测试一下还是这个问题，小白刚开始学

FPGA开发与实战

创龙tlfm20s开发板，我猪鼻了热插拔了xilinx的jtag，目前用vivado扫链倒是可以连上仿真器，开发板电源指示灯也正常亮起，不会是电路板jtag接口电路损坏了吧？

学习fpga需要什么知识作基础

请教大佬们，Vivado的example design怎么输出verilog语言的工程呀，默认都是vhdl的，看手册是支持verilog的，但是不知道在哪设置

纯新人怎么学习呀大哥们有没有建议建议

马上大三，之前一直在搞单片机，想学fpga，将来干这行，问问各位佬应该怎么学

Block design 中默认勾选了cd和wp接口，但是sd卡模块上的引脚没有这两个该怎么分配管脚呢，还有就是在ps端和用mio来读写sd卡的操作相比需要添加哪些呢