大佬们，用黑金av4075这个开发板，配套的双目摄像头能做3d视频吗？有没有具体意见啊，跪谢

想关掉虚拟机，但一直显示繁忙，求大神指点

下午给我打电话想让我去培训fpga，豆包查了感觉不靠谱，公司培训资质也不清楚，说培训期间4个月不收费，只交个伙食费和水费，找到工作之后前4个月的工资要给他们。 问他们培训课程大致内容，感觉前中期教的点灯按键跟通讯接口感觉也挺水。

明佳达电子、星际金华全新原装供应与回收——XCZU15EG-2FFVB1156I（SoC）、XC5VFX200T-1FFG1738I（FPGA）。 【产品描述详情】 XCZU15EG-2FFVB1156I：Zynq UltraScale+ MPSoC 片上系统（SoC） XCZU15EG-2FFVB1156I 是赛灵思（Xilinx）Zynq UltraScale+ MPSoC 系列的高性能异构计算芯片，集成四核 ARM Cortex-A53、双核 Cortex-R5 与大容量可编程逻辑（PL），面向高实时、高算力、高带宽的嵌入式与边缘计算场景。 核心架构与规格： 系列：Zynq® UltraScale+™ MPSOC EG 架构：MCU，FPGA 核心处理器：带 CoreSi

清明踏青寻春色，伏案敲码念初心。追思先辈笃精工，深耕时序研逻辑。布线走线皆顺遂，时序收敛样样通。仿真无BUG，综合零报错。板卡调试一次成，代码流畅万事宁。愿贴吧同仁：清明安康，算力常驻，FPGA研发一路坦途！

一本硕士，电子信息，fpga图像处理，能找到工作吗？我一个朋友她现在很焦虑。不知道情况

万能的吧友们，求！

我需要一个pl和ps端口各自连一台电脑两台电脑可以进行信息交互，要求是弄一个软arp udp协议和硬arp udp协议然后两台电脑进行交互。求助大佬帮帮我

rt，这个板子的参数够吗，或者有没有更具性价比的板子

河南一本电子信息工程的大三，自己买板子学fpga学了一个多月感觉能学进去，基础知识也是专业课，自学两年自己多找项目本科出来能找到工作吗，没有读研的想法

我的理解里，时序约束只会优化布线，但不会改变功能，但是针对下面这段代码，有听到过一个说法，说是可以通过多时钟周期约束，达到降频的效果。比如：时钟是100m，每10ns，time_cnt自加一次，能通过多时钟周期约束，实现20ns，time_cnt自加一次。兄弟们，多时钟周期约束能达到这个效果吗？reg [lbk]15：0[rbk] time_cnt = 16'd0； always @（posedge clk）begin time_cnt <= time_cnt + 1'b1； end

鼠鼠今天接了个面试。他们大概内容是，郑州中科集成研究院，然后把我们拉去那培训个3，4个月的fpga。然后就说帮忙找工作吧（不知道是安排还是怎样），月薪不低于8k（会签合同），低于8k不找你要培训费，然后培训会从你入职后的两三个月的月薪扣。 我想问一下，这是不是纯纯坑人的培训机构啊？我一开始还以为是直接进一个小公司了呢

各位大佬，求求帮一下我，学长给我的工程文件是xc7a100tfgg484-2，而我的板子是xc7a35tfgg484-2，要把学长的文件在我的板子上运行改怎么办？求求了，求求了

求一个帮做fpga的高精度数字频率计的设计

要求如下表，信号发生器

坐标某二本，这学期大四了，想着下半年面临找工作的压力，刚好刚开学前两周是实践课，请的是某FPGA公司的技术人员给我们上课，跟单片机电路那些一样，写代码和下板操作。闲暇之余，这个老师跟我们说现在缺FPGA技术人员，学好了起步1w-1.2w一个月。我们班6个人就跟着他来到机构学习了，到今天学了一个月，感觉我真的没天赋，最多就能勉强听懂他做过的，叫我自己做我真的完全没思路，写两句话就不知道写啥了。有一天我回顾我高考和大学才

各位大佬，我是一名研一的FPGA小白，想学labview编程FPGA，跪（诚）求各位前辈大佬的指引

警惕FPGA毕设课设代做骗局，别让毕业添堵！ 又到了毕业季，不少同学因为FPGA相关的毕设、课设难度大，动起了找代做的念头。但我必须给大伙提个醒，代做这趟水特别深，一不小心就掉进骗子的陷阱，到时候钱没了，毕设还耽误了，想哭都没地儿哭去！ 先给大家揭露一些常见骗术： 1. 低价陷阱：骗子一开始用超低价格吸引你，比如别人开价2000，他只要500 。等你交了钱，就开始以各种理由加价，不加就不给你继续做，你骑虎难下只能乖乖掏钱，最

写了一个纯组合逻辑计算一个结果，在代码块开头时把结果有效标志位拉低，计算完毕之后拉高，想通过检测标志位的上升沿判断计算结果是否有效，但现在的问题是拉低的时间太短了（小于一个时钟周期）导致上升沿抓取不到，请问大佬们这该怎么解决

hp用13和14都会弹出这个怎么解决，有没老哥知道哪个版本能用

初学者入门求指教，野火征途Pro和正点原子开拓者二选一。

FPGA百度贴吧吧主声明： 大家好，各位吧友！ 最近很多新进贴吧的吧友有疑惑，认为吧主搞独裁，这里吧主以及团队给大家发个声明说一下，贴吧吧主以及团队是经过严格审核为了管理好贴吧选定。贴吧内鱼龙混杂，各类接项目合作、毕设课设的欺诈人群比较多（99%都是骗子，欺诈吧友财物，已经很多吧友受骗并且已经举报），这里给大家提个醒，希望各位吧友切勿受骗，纯属善意。吧主以及吧主团队没有收受贴吧内吧友财务，秉承服务每一位吧友，

各位吧友，元宵节快乐！愿新的一年，大家的 RTL 代码 零报错，时序收敛 像汤圆一样顺滑；愿每一次 综合布线 都一次过，每一个 Bug 都能精准定位；在这个团圆的日子里，祝大家生活像 全加器，把幸福做累加。事业像 FPGA，拥有无限可能的可编程未来。吃口热元宵，敲行好代码，马年全通关！

开工大吉！ 愿各位新的一年，人生像顶级 FPGA 一样全可编程，未来可重构。所有的努力都能建立有效链路，所有的梦想都能完成逻辑闭环。Bug 退散，时序收敛，万事全同步！ 愿各位像烧写好的比特流一样，一次点亮，全程稳定。事业版图如集成电路般精密布局，每一次“触发”都能捕获到幸福的高电平！ 在马年的赛道上算力全开，主频拉满。不仅有高集成度的才华，更有高可靠性的运气，乘风而上，势不可挡！ 愿我们都能像 FPGA 一样，在多变的环

大佬们，我仿真碰到问题了，仿真后弹出仿真失败，可能是有ip核的问题，但是我也添加altera_mf的文件了，不清楚问题出在哪里。

明明我定义了端口名 任然出现了报错

大佬好，我是最近刚入坑的小白，我想请问一下，大学里如果我要参加F PGA的竞赛，我大概要花多少钱？就是比如电子类竞赛之类的。

金蛇辞岁，骏马迎春！ 愿各位吧友2026年的人生，像经过完美布局的RTL代码一样，零Bug、零冗余、时序全收敛， 烦恼如同亚稳态，即使出现也能被同步器稳稳吸收。 好运就像全流水架构，一拍接一拍，绝不阻塞。 财富如同拉高的时钟使能，持续有效，永不关闭。 生活没有“建立时间”的压力，快乐没有“保持时间”的限制。 所有的“烂代码”都留在2025，所有的“高算力”都留给2026！ 祝大家新的一年，综合一次过，上板就点亮，项目全交付，奖金

下载2022.2版本的时候一直在同一个地方报错，重试了好多遍也一样，也不敢随便按no结束。请问这该怎么解决

FPGA开发与实战

请问有大佬用过EasyGo desksim仿真吗，现在遇到下图问题了，改成单FPGA后没有这个报错，但是只能输入常值信号，输出信号一直为0.4

想请教一些问题

完成测评任务者，保留开发板无需寄回；

我是按照官方手册xapp524的思路去写的状态机，目前在上板验证阶段了，但是采集到图像一直都不太对，基本可以确定是bitclk和数据没有对齐。我想看一下我没对齐的bitclk和对齐后的bitclk与ADC输出数据到底是个什么情况。好像没有办法用ILA去抓时钟，用一个时钟去抓另一个时钟出来的时钟占空比都不对了，有啥办法吗

谁有这个实验箱，急需

我用了一个MMCM分出了三个时钟，第一个时钟是100M，第二个时钟也是100兆，但与第一个时钟相位偏差180度，第三个时钟50兆。当第一个时钟上升沿到达时，判断第三个时钟是否是1'b1,如果是，把第二个时钟的值赋给一个灯。如果不是，则小灯赋值为0。为什么我在仿真时小灯一直为0呢？

二十余年资深FPGA/IC设计经验，主攻FPGA外包、单片机开发，熟用C/C++、Verilog HDL，覆盖图像处理/通信/信号处理/机电控制多领域，30+案例加持，接单即快速交付。 诚寻FPGA/芯片技术伙伴共攻坚，也免费招电子技术学员——只要热爱技术、有基础，就能一起精进！ 微可添对接，前三位185、中间0036、末尾8928，注明来源即可高效对接。

鼠鼠大学生一枚，用的是老师给的正点原子AU15开发板，芯片是xcau15-ffvb676-2-i，我看网上的例程全部用的是ZYNQ，Artix UltraScale＋系列的该怎么办打印电压温度等参数

给rxdata发prbs7怎么接收，为什么直接接收到的是1010101010循环

神经网络是懂的，主要是rtl设计。pe阵列怎么计算，流水线怎么流，控制器怎么设计。

小弟今年刚上研究生，组里要我做关于nios的东西，本科学的东西也基本忘了，能否大神们知道一下寒假可以从哪里学起呢。谢谢大家

我自己是第一次接触gowin这块板子，不太知道gowin这个怎么在keil配备Cortex-m1来编写程序，然后烧录到板子的过程，表述感觉不够清楚，好难好难。能来个大佬指导指导吗

大佬们，想买一块 fpga，要做rv32cpu，后面也有可能做点别的，最好能用久点，买什么好，预算600左右。

今年研一，准备学习fpga，想问下大家都用的哪个开发板，或者有什么好的推荐吗

请教一下各位大神，zynq7100使用petalinux制作启动文件时，怎么配置ps动态配置pl，在配置kernel时已经选择了FPGA-Manager，最后实际上板echo bin-file > /sys/class/fpga—manager/fpga0/firmware，然后ps就卡死了。有没有大神遇到过？我记得以前是xdevcfg也可以配置，现在是没有了吗？

数字正交下变频 中频信号频点30MHz，带宽4MHz； 中频信号频率可控制：28M到32MHz； 采样率100MHz； 基带IQ信号采样率5MHz； 这个用vivado做难度大吗？信号怎么从板子输出啊？求大佬指点，我是小白